EMC/EMI設(shè)計

一、抗浪涌的電路分析

小功率電源模塊中常用的EMC前級原理圖，F(xiàn)USE為保險絲，MOV為壓敏電阻，Cx為X電容，LDM為差模電感，Lcm為共模電感，Cy1和Cy2為Y電容，NTC為熱敏電阻。其中Y電容、共模電感等的主要作用雖然不是為了改善電路的浪涌抗擾度，但它們卻間接地影響了抗浪涌電路的設(shè)計。

對ACL與ACN之間施加的浪涌電壓稱為差模浪涌電壓，差模路徑如紅線所示；對ACL（或ACN）與PE之間施加的電壓稱為共模浪涌電壓，共模路徑如藍線所示。

在設(shè)計抗浪涌電路前必須先確定相應(yīng)的“電磁兼容標(biāo)準(zhǔn)”，如IEC/EN 61000-4-5（對應(yīng)GB/T17626（＄2.1792）.5）中規(guī)定了浪涌抗擾度要求、試驗方法、試驗等級等。下面我們將以該標(biāo)準(zhǔn)的規(guī)定為基礎(chǔ)來討論抗浪涌電路的設(shè)計。

浪涌發(fā)生電路在輸出開路時，產(chǎn)生1.2/50μs的浪涌電壓，而在短路時將產(chǎn)生8/20μs的浪涌電流。

發(fā)生器的有效輸出阻抗為2Ω，故當(dāng)開路電壓峰值為XKV時，短路峰值電流為（X/2）KA。

當(dāng)對ACL（或ACN）和PE之間進行抗浪涌測試時，在耦合電路上又串入了10Ω的電阻，忽略掉串聯(lián)耦合電容的影響，則短路峰值電流變?yōu)榧s（X/12）KA。

電源模塊中的EMC前級原理及抗浪涌電路分析

二、相關(guān)器件介紹

1.壓敏電阻

壓敏電阻的選型重要的幾個參數(shù)為：大允許電壓、大鉗位電壓、能承受的浪涌電流。

首先應(yīng)保證壓敏電阻大允許電壓大于電源輸出電壓的大值；其次應(yīng)保證大鉗位電壓不會超過后級電路所允許的大浪涌電壓；后應(yīng)保證流過壓敏電阻的浪涌電流不會超過其能承受的浪涌電流。

其他參數(shù)如額定功率、能承受的大能量脈沖等，通過簡單驗算或?qū)嶒灱纯纱_定。

2.Y電容

在進行共模浪涌測試時，若考慮成本等因素，在共模路徑中未加入壓敏電阻或其他用于鉗位電壓的器件時，應(yīng)保證Y電容耐壓高于測試電壓。

3.輸入整流二極管

假設(shè)浪涌電壓經(jīng)壓敏電阻鉗位后，大鉗位電壓大于輸入整流二極管能承受的大反向電壓，則二極管可能會被損壞。因此應(yīng)選擇反向耐壓大于壓敏電阻大鉗位電壓的二極管作為輸入整流二極管。

4.共模電感

理論上共模電感僅在共模路徑中起作用，但是因為共模電感兩個繞組并非*耦合，未耦合部分將在差模路徑中作為差模電感，影響EMC特性。

三、實例分析

背景：以某型號的電源模塊為例，該模塊是某電子公司為某客戶定制的電源模塊，輸入85VAC~350VAC，且EMC前級電路電路嵌入到模塊中?？估擞恳蟛钅ｋ妷?KV，共模電壓6KV。更換更大的保險絲后可承受6KV差模電壓。

電源模塊中的EMC前級原理及抗浪涌電路分析

1.差模浪涌測試

壓敏電阻選型時，首先應(yīng)使大允許電壓略大于350V，此電壓等級壓敏電阻大鉗位電壓為1000V左右（50A測試電流下）。其次在差模路徑上，等效于一個內(nèi)阻為2Ω、脈沖電壓為6KV的電壓源與壓敏電阻串聯(lián)，則峰值電流約為（6KV-1KV）/2Ω=2500A（＄0.3060）。終選擇了681KD14作為壓敏電阻。其峰值電流為4500A，大允許工作電壓385VAC，大鉗位電壓1120V。

不必?fù)?dān)心，因為共模電感中未耦合的部分，在差模路徑中作為差模電感，將分得部分電壓，事實上，在共模電感后級，電路已得到保護，經(jīng)試驗驗證，整流二極管選擇常用的1N4007（＄0.0093）即可。

2.共模浪涌測試

當(dāng)對ACL-PE或ACN-PE測試6KV浪涌時，即共模浪涌試驗，共模路徑等效為一個內(nèi)阻約為12Ω，脈沖電壓為6KV的電壓源與共模電感、Y電容串聯(lián)。因為Y電容選擇Y1等級電容，其耐壓較高，6KV共模浪涌的能量不足以使其損壞，因此僅需保證PE布線與其他布線保持一定間接，即可很容易地通過共模浪涌測試。

但是，因為浪涌測試時共模電感兩端將產(chǎn)生高壓，出現(xiàn)飛弧。若與周圍器件間距較近，可能使周圍器件損壞。因此可在其上并聯(lián)一個放電管或壓敏電阻限制其電壓，從而起到滅弧的作用。如圖中MOV2所示。

另一種辦法是在PCB設(shè)計時，在共模電感兩端加入放電齒，使得電感通過兩放電放電，避免通過其他路徑放電，從而使得對周圍和后級器件的影響減到小。

電源模塊中的EMC前級原理及抗浪涌電路分析

四、總結(jié)

EMC試驗通常實踐性很強，但如果我們掌握一些基本原理，在設(shè)計EMC前級電路時，將更有方向進行試驗，從而縮短項目開發(fā)的時間。